PATENT ABSTRACTS OF JAPAN

(11) Publication number:

2001-308094

(43) Date of publication of application: 02.11.2001

(51) Int. CI.

H01L 21/3205 C23C 14/14 C23C 14/34 C23C 14/58 H01L 21/203 H01L 21/285

(21) Application number : 2000-117990

(71) Applicant : OKI ELECTRIC IND CO LTD

(22) Date of filing:

19. 04. 2000

(72) Inventor: USAMI TETSUO


SHINKAWA YOSHIKAZU

(54) METHOD FOR DEPOSITING THIN FILM OF INTERCONNECTION

(57) Abstract:

PROBLEM TO BE SOLVED: To solve the problem in the conventional method of sputtering method employing an Al-Si-Cu target, that Si nodules are generated when an Alinterconnection film is deposited.

SOLUTION: Generation of Si nodules is prevented by depositing an Al3Ti film, having a high solid solubility of Si and an Al film in layer and heat treating at 400° C or above, thereby absorbing excess Si to the Al3Ti film.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-308094 (P2001-308094A)

(43)公開日 平成13年11月2日(2001.11.2)

									,,,	- H (2001.11.2)
(51) Int.CL'		識別記号		ΡI						·-7J-ト*(参考)
H01L C23C	-			C 2	3 C	14/14			В	4K029
C 2 3 C	14/14					14/34			R	4M104
	14/58			110		14/58			A	5 F 0 3 3
H01L	-			H01L		21/203 21/285			S	5 F 1 O 3
			審查請求	李籍安			Ωτ	/Δ	S	Mahmer-as-a
		·		71-141-46	144-01	- A-2-W 0	OL	Œ	(貝)	最終質に続く

(21)出願番号

特额2000-117990(P2000-117990)

(22)出顧日

平成12年4月19日(2000.4.19)

(71)出版人 000000295

沖電気工業株式会社

東京都港区虎ノ門1丁目7番12号

(72) 発明者 字佐美 哲男

東京都港区虎ノ門1丁目7番12号 沖電気

工業株式会社内

(72)発明者 新川 吉和

東京都港区虎ノ門1丁目7番12号 沖電気

工業株式会社内

(74)代理人 100089093

弁理士 大西 健治


最終頁に続く

(54) 【発明の名称】 配線薄膜の堆積方法

(57)【要約】

【課題】 A1-Si-Cuターゲットによるスパッタ法で、A1 配線膜を堆積させるときに生ずるSiのノジュールが発生 してしまう。

【解決手段】 Siの固容量の大きいAl3Ti膜をAl膜と積層するように堆積して、400℃以上の熱処理を加えることにより、過剰なSiをAl3Ti膜に吸収させることでSiノジュールの発生を防止する。



2

【特許請求の範囲】

【請求項1】 半導体基板上にTi膜を堆積する工程と、 前記Ti膜上にA1-Si-Cu膜を400℃以上で堆積する工程 とを含むことを特徴とする配線薄膜の堆積方法。

1

【請求項2】 半導体基板上にTi膜を堆積する工程と、前記Ti膜上にAl-Si-Cu膜を堆積する工程と、前記半導体基板を400℃以上でアニール処理する工程とを含むことを特徴とする配線薄膜の堆積方法。

【請求項3】 半導体基板上にTi膜を堆積する工程と、 前記Ti膜上にAl3Ti膜を堆積する工程と、前記Al3Ti膜上 10 にAl-Si-Cu膜を400℃以上の温度で堆積する工程とを 含むことを特徴とする配線薄膜の堆積方法。

【請求項4】 半導体基板上にTi膜を堆積する工程と、前記Ti膜上にAl3Ti膜を堆積する工程と、前記Al3Ti膜上にAl-Si-Cu膜を堆積する工程と、前記半導体基板を400℃以上でアニール処理する工程とを含むことを特徴とする配線薄膜の堆積方法。

【請求項5】 半導体基板上にTi膜を堆積する工程と、前記Ti膜上にA1-Si-Cu膜を堆積する工程と、前記A1-Si-Cu膜上にA13Ti膜を堆積する工程と、前記半導体基板を400℃以上でアニール処理する工程とを含むことを特徴とする配線薄膜の堆積方法。

【請求項6】 半導体基板上にTi膜を堆積する工程と、 前記Ti膜上にA1-Si-Cu膜を堆積する工程と、前記A1-Si-Cu膜上にA13Ti膜を400℃以上の温度で堆積する工程 とを含むことを特徴とする配線薄膜の堆積方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、半導体素子の製造方法とその方法を用いて製造された素子の構造に関し、特に配線として用いられる薄膜の堆積方法と、及びその方法を用いて堆積された薄膜の積層構造に関するものである。

[0002]

【従来の技術】従来半導体基板上に案子を形成する場合は、図15~17に示す様な配線薄膜堆積方法が行われてきた。まず、シリコンに代表されるような半導体基板1上に絶縁膜2(例えばSiO2、BPSG)を堆積し、バリア層3(例えばTi、TiN及びその積層)を堆積する。次に、SiをA1の固溶限界以上の0.5~1.0%添加したA1-Si-Cuターゲットによるスパッタ法で、半導体基板を150~400℃に加熱した状態でA1膜4を堆積する。

【0003】ここで、Siを添加する理由はEM(エレクトロマイグレーション)耐性を向上させるためである。また、Al堆積時に半導体基板を加熱する理由は、Alのグレイン(結晶粒)を大きくしてEM耐性を上げたり、ステップカバレージ(段差被覆性)を向上させたりするためである。次に、ホトリソグラフィー工程を良好に行うための反射防止膜(ARM)5、例えばTi、TiN及びその積層膜を堆積する。その後、公知のホトリソグラフィ 50

一法及びエッチング法により、配線をパターニングして いた。

[0004]

【発明が解決しようとする課題】しかしながら、上述し たような固溶限界以上のSiを添加したAl-Si-Cuターゲッ トを用いてスパッタ堆積したAI薄膜には、以下に述べる ような課題があった。すなわち、A1膜を堆積する際、そ の高い加熱温度によって、析出していたSi粒6がA1中に 固溶し、堆積終了後にウエハが堆積温度から徐徐に冷却 される過程において、固溶しきれずに残ったSiを核とし て、一旦固溶したSiの再結晶成長が始まり、結果として 巨大なSi析出物7を形成する(図18参照)。このAI膜 中に析出したSi析出物7は、後行程であるAI膜のエッチ ングの際、通常使用されるCl2系のエッチングガスでは 取り除けず、結果的にSiの残渣として残ってしまう。図 19に示すように、このSi残渣8は、残渣下部のAlをエ ッチングする際のマスクとして作用してしまう。そのた め、パターン不良を起こし、Si残渣8の大きさが配線間 の間隔よりも大きくなると、配線間ショートの原因にな るなどの問題点がある。

[0005]

【課題を解決するための手段】本願発明では、上述した 課題を解決するため、半導体基板上にTi膜を堆積する工 程と、Ti膜上にAl-Si-Cu膜を400℃以上で堆積する工 程とを含む配線薄膜の堆積方法としたものである。この 方法によれば、Ti膜とAl-Si-Cu膜の層間にAl3Ti膜が形 成され過剰なSiを吸収するため上述した課題を解決でき るのである。

【0006】また、半導体基板上にTi膜を堆積する工程と、Ti膜上にA1-Si-Cu膜を堆積する工程と、半導体基板を400℃以上でアニール処理する工程とを含む配線薄膜の堆積方法としたものであり、その原理はA13Ti膜のSiの吸収による。

【0007】また、半導体基板上にTi膜を堆積する工程と、Ti膜上にAl3Ti膜を堆積する工程と、前記Al3Ti膜上にAl-Si-Cu膜を400℃以上の温度で堆積する工程とを含む配線薄膜の堆積方法としたものであり、その原理は上述した通りである。

【0008】また、半導体基板上にTi膜を堆積する工程と、Ti膜上にAl3Ti膜を堆積する工程と、Al3Ti膜上にAl-Si-Cu膜を堆積する工程と、半導体基板を400℃以上でアニール処理する工程とを含む配線薄膜の堆積方法としたものであり、その原理は上述した通りである。

【0009】更に、半導体基板上にTi膜を堆積する工程と、Ti膜上にAl-Si-Cu膜を堆積する工程と、Al-Si-Cu膜上にAl3Ti膜を堆積する工程と、半導体基板を400℃以上でアニール処理する工程とを含む配線薄膜の堆積方法としたものであり、その原理は上述した通りである。

[0010]

【発明の実施例】(第1の実施例)本発明の第1の実施

例を、図1乃至3を用いて詳細に説明する。まず、半導体基板20上に絶縁膜21(例えばSiO2、BPSG)を堆積する。次に、バリア層として、例えばTi膜を50mm程度堆積する。その後、A1-1.0%Si-0.5%Cuターゲットを用いたスパッタ法で、A1膜23を400~800mm程度堆積する。このA1膜を堆積する時の温度を、400℃以上の高温とする。

【0011】この様に、温度が高い条件でA1膜を堆積すれば、A1-Ti間の反応が促進されてA13Ti合金層 24が形成される。このA1面に接するA13Tiは、A1中のSiを吸収することが確認されている。例えば、450℃でのA13TiのSiの固溶度は約15重量%程度であり、非常に高くなる。【0012】従って、本実施例では、このA13TiへのSiの拡散を促進し、A1中のSi量を減らし再結晶によるSi析出物を無くすようにする。このA13Ti合金層 24を形成するため、A1膜の堆積時の半導体基板温度を、400℃以上の高温にしてA1膜を堆積するのである。その後、反射防止膜として例えばTiN膜を50nm程度堆積する。その後は、公知の方法でパターニングを行う。

【0013】以上のように、本実施例によれば、バリア層がTiの場合、ウエハ温度を400℃以上の高温にしてA1 膜を堆積することで、A1-Ti間反応を促進し、A13Ti合金層を形成する。A1面に接するA13Ti層は、A1膜堆積時の高温処理により、A1膜中のSiを吸収する。従って、A1膜中のSi量が減少し、ウエハが成膜温度から冷却する過程におけるSiの再結晶成長を抑制することができる。これにより、巨大なSiの析出物の形成を防ぐことができ、Si析出物によるA1エッチング時のバターン不良を防いで配線間ショートを無くすことができるのである。

【0014】(第2の実施例)本発明の第2の実施例を、図4乃至5を用いて詳細に説明する。まず、半導体基板30上に、絶縁膜31(例えばSiO2、BPSG)を堆積させる。次に、バリア層としてTi単層膜32を50nm程度堆積する。その後、A1-1.0%Si-0.5%Cuターゲットを用いたスパッタ法で、A1膜33を400~800nm程度堆積する。次に、反射防止膜として、TiN膜34を50nm程度堆積する。各膜の堆積条件は、従来の技術と同様で良い。

【0015】以上の膜の堆積が終了したら、半導体基板を400℃以上の高温でアニール処理をする。このアニール処理により、A1-Ti間の反応が促進されA13Ti合金層35が形成される。このA1面に接するA13Tiは、上述したようにA1中のSiを吸収することが確認されている。従って、本実施例では、このA13TiへのSiの拡散を促し、A1中のSi量を減らして再結晶によるSi析出物を無くすことができる。

【0016】以上のように、第2の実施例によれば、バリア層がTiの場合、反射防止膜の堆積が終了した後で、400℃以上でアニール処理を行うことで、A1-Ti間反応が促進されA13Ti合金層が形成される。A1面に接するA13Ti合金層35は、アニール時の温度が高いため、A1膜中の

Siを吸収する。従って、AI膜中のSi最が減少し、半導体 基板が膜の堆積温度から冷却する過程におけるSiの再結 晶成長を抑制することができる。これにより、巨大なSi の析出物の形成を防ぐことができ、Si析出物によるAlエ ッチング時のパターン不良を防いで配線間ショートを無 くすことができるのである。

【0017】 (第3の実施例) 本発明の、第3の実施例を、図6乃至8を用いて詳細に説明する。まず、半導体基板40上に、絶縁膜41 (例えばSiO2、BPSG)を堆積する。次に、バリア層としてTi膜42を50m程度堆積する。バリア層までの成膜条件は従来の技術と同様で良い。本実施例ではA1堆積前に、あらかじめA13Tiターゲットを用いたスパッタ法によりA13Ti膜43を10~20nm程度堆積する。次に、A1-1.0%Si-0.5%Cuターゲットを用いたスパッタ法で、A1膜を堆積温度400℃以上にて、400~800m程度堆積する。 A1膜の堆積温度を400℃以上とするのは、A13Ti中へのSiの吸収を促進するためである。その後、反射防止膜としてTiN膜45を50nm程度堆積する。

【0018】以上のように、第3の実施例によれば、A1 堆積前に、あらかじめA13Tiターゲットを用いたA13Ti膜を堆積し、その後400℃以上の高温でA1膜を堆積することで、A1面に接するA13Ti層は、成膜時に、A1中のSiを吸収するのでA1中のSi量が減少し、ウエハが成膜温度から冷却する過程におけるSiの再結晶成長を抑制することができる。これにより、巨大なSiの析出物の形成を防ぐことができ、Si析出物によるA1エッチング時のパターン不良を防いで配線間ショートを無くすことができるのである。

【0019】 (第4の実施例) 本発明の、第4の実施例を、図9乃至10を用いて詳細に説明する。まず、半導体基板50上に、絶縁膜51(例えばSiO2、BPSG)を堆積する。次に、バリア層としてTi膜52を50nm程度堆積する。バリア層までの成膜条件は、従来の技術と同様である。本実施例では、A1成膜前に、A13Tiターゲットを用いたスパッタ法により、A13Ti膜53を10~20nm程度堆積する。その後、従来の技術と同様の成膜条件で、A1-1.0%Si-0.5%Cuターゲットを用いたスパッタ法によりA1膜54を400~800nm程度堆積する。次に反射防止膜としてTiN膜5.5を50nm程度堆積する。以上の膜の堆積終了後、A13Ti膜中へのSiの吸収を促進するために、半導体基板を400℃以上の高温でアニール処理を行う。

【0020】以上のように、第4の実施例によれば、A1 膜の堆積前に、A13Tiターゲットを用いたスパッタ法によりA13Ti膜を堆積し、反射防止膜の堆積終了後、A13Ti 膜中へのSiの吸収を促進するため、400℃以上の高温でアニール処理を行う。このアニールにより、A1面に接するA13Ti層はA1膜中のSiを吸収するので、A1膜中のSi量が減少し、ウエハが成膜温度から冷却する過程におけるSiの再結晶成長を抑制することができる。これにより、

巨大なSiの析出物の形成を防ぐことができ、Si析出物によるAIエッチング時のパターン不良を防いで配線間ショートを無くすことができるのである。

【0021】 (第5の実施例) 本発明の第5の実施例 を、図11乃至12を用いて詳細に説明する。まず、半 導体基板60上に、絶縁膜61(例えばSiO2、BPSG)を堆 積する。次に、バリア層としてTi膜62を50㎜程度堆積 する。その上に、A1-0.8%Si-0.3%Cuターゲットを用い たスパッタ法で、A1膜63を堆積する。A1膜を堆積する までの堆積条件は従来の技術と同様で良い。本実施例で 10 は、A1膜堆積後に、A13Tiターゲットを用いたスパッタ 法によりA13Ti膜 6 4を10~20nm程度堆積する。その 後、従来の技術と同様に反射防止膜TiN65を50nm程度 堆積する。反射防止膜の堆積終了後、Al3Ti中へのSiの 吸収を促進するために400℃以上の高温でアニール処理 を行う。以上のように、第5の実施例によれば、A1成膜 後に、Al3Tiターゲットを用いたスパッタ法によってAl3 Ti膜64を堆積し、反射防止膜の堆積終了後、Al3Ti中 へのSiの吸収を促進するために400℃以上の高温でアニ ール処理を行うことで、A1面に接するA13Ti層はA1中のS 20 iを吸収するので、A1膜中のSi量が減少し、半導体基板 が堆積温度から冷却する過程におけるSiの再結晶成長を 抑制することができる。これにより、巨大なSiの析出物 の形成を防ぐことができ、Si析出物によるAlエッチング 時のパターン不良を防いで配線間ショートを無くすこと ができるのである。

【0022】 (第6の実施例) 本発明の第6の実施例を、図13乃至14を用いて詳細に説明する。まず、半導体基板70上に、絶縁膜71(例えばSiO2、BPSG)を堆積する。次に、バリア層としてTi膜72を50nm程度堆積する。その上に、A1-0.8%Si-0.3%Cuターゲットを用いたスパッタ法で、A1膜73を堆積する。A1膜を堆積するまでの堆積条件は従来の技術と同様で良い。本実施例では、A1膜堆積後に、A13Tiターゲットを用いたスパッタ法によりA13Ti膜74を10~20nm程度堆積する。その時の温度を400℃以上の高温で堆積する。その後、従来の技術と同様に反射防止膜TiN75を50nm程度堆積する。

【0023】以上のように、第6の実施例によれば、A1成膜後に、A13Tiターゲットを用いたスパッタ法によってA13Ti膜64を400℃以上の温度下で堆積する。A13Ti中へのSiの吸収を促進するために400℃以上の高温でA13Ti膜の堆積を行うことで、A1面に接するA13Ti層はA1中のSiを吸収するので、A1膜中のSi量が減少し、半導体基板が堆積温度から冷却する過程におけるSiの再結晶成長を抑制することができる。これにより、巨大なSiの析出物の形成を防ぐことができ、Si析出物によるA1エッチング時のパターン不良を防いで配線間ショートを無くすことができるのである。

[0024]

BEST AVAILABLE COPY

【発明の効果】本発明によれば、Al3Ti膜がSiを多量に 固溶できる性質を利用して過剰なSiを吸収させるように したので、AI膜中のSi量が減少し、半導体基板が堆積温 度から冷却する過程におけるSiの再結晶を抑制すること ができる。従って、巨大なSiの析出物の形成を防ぐこと ができ、Si析出物によるAlエッチング時のパターン不良 を簡便な方法で防ぐことができ、結果として配線間ショ ートを無くし良好な配線薄膜を得ることができるのであ る。

【図面の簡単な説明】

【図1】本発明の第1の実施例を説明するための工程断面図その1である。

【図2】本発明の第1の実施例を説明するための工程断面図その2である。

【図3】本発明の第1の実施例を説明するための工程断面図その3である。

【図4】本発明の第2の実施例を説明するための工程断面図その1である。

【図5】本発明の第2の実施例を説明するための工程断面図その2である。

【図6】本発明の第3の実施例を説明するための工程断面図その1である。

【図7】本発明の第3の実施例を説明するための工程断面図その2である。

【図8】本発明の第3の実施例を説明するための工程断面図その3である。

【図9】本発明の第4の実施例を説明するための工程断面図その1である。

【図10】本発明の第4の実施例を説明するための工程 断面図その2である。

【図11】本発明の第5の実施例を説明するための工程 断面図その1である。

【図12】本発明の第5の実施例を説明するための工程 断面図その2である。

【図13】本発明の第6の実施例を説明するための工程 断面図その1である。

【図14】本発明の第6の実施例を説明するための工程 断面図その2である。

【図15】従来の技術を説明するための工程断面図その 1である。

【図16】従来の技術を説明するための工程断面図その 2である。

【図17】従来の技術を説明するための工程断面図その3である。

【図18】従来の技術のメカニズムを説明するための工 程断面図である。

【図19】従来の技術による不具合を説明するための断面図である。


【符号の説明】

1、20,30,40,50,60,70:半導体基板


2、21, 31, 41, 51, 61, 71: 絶縁膜 22、32, 42, 52, 62, 72: Ti膜

半導体基板

24、35,43,53,64,74:Al3Ti層 23、33,44,54,63,73:Al膜




BEST AVAILABLE COPY



BEST AVAILABLE COPY

【図18】



フロントページの続き

(51) Int.C1.7	識別記号	FI		テーマコード(参考)		
H O 1 L 21/285		H01L	21/285 21/88	3 0 1 M		
	3 0 1			N		
				D		

F ターム(参考) 4K029 BA23 BD02 CA05 FA01 GA01 4M104 BB14 DD79 DD83 HH20 5F033 HH09 HH10 HH18 HH33 MM08 MM13 MM14 PP15 PP18 QQ03 QQ69 QQ73 WW03 XX31 5F103 AA08 DD28 GG02 HH03 LL14 NN01 PP03 RR06 RR10